Proposition de Sujet de Thèse en Conception de Circuits Microélectroniques liés à la détection des rayonnement ionisants

Mission :

Mirion Technologies, leader mondial de la radio protection, développe des systèmes de mesures pour garantir la sécurité des travailleurs face aux rayonnements ionisants dans le milieu industriel. Mirion Technologies a développé une expertise reconnue dans la conception et la fabrication d'équipements et de solutions pour la détection, la mesure et l'analyse des rayonnements ionisants dans les domaines de l'industrie nucléaire, la défense civile et militaire, la médecine nucléaire, la recherche, l’environnement et autres industries spécialisées.

Le Centre de Physique des Particules de Marseille est une Unité Mixte de Recherche (UMR 7346). Le laboratoire relève de l’Institut national de physique nucléaire et de physique des particules (IN2P3), sous la double tutelle du CNRS et d’Aix-Marseille Université. Le CPPM est impliqué dans la mise en oeuvre de détecteurs pour les grandes expériences du CERN. Il participe en particulier à la conception des circuits intégrés nécessaires à la construction, l’assemblage et la mise au point de ces détecteurs.

A ce titre, le CPPM et Mirion Technologies collaborent depuis plusieurs années sur la conception et le développement de circuits intégrés dédiés à la détection de rayonnements ionisants.

Le travail de thèse s’inscrit dans le cadre du développement de la prochaine génération de dispositifs de détection des rayonnements ionisants. Il vise à analyser l’impact des technologies avancées, notamment les procédés CMOS 28 nm et inférieurs, sur les performances globales (en mettant l'accent sur le bruit et la consommation) et sur la résistance de la chaîne de détection à la dose totale intégrée (TID) pour les flux gamma et neutroniques. L’étude porte tant sur la partie analogique que sur la partie numérique de l’ASIC. Une attention particulière est accordée à l’évaluation du potentiel des ASIC à pixels, couramment employés dans les expériences de physique des particules, pour des applications dans le domaine de la détection des rayonnements ionisants ainsi qu’en médecine nucléaire.

Le front-end analogique de l’ASIC assure la polarisation du détecteur, l’amplification ainsi que la mise en forme des signaux. Le facteur de bruit de cet étage analogique sensible représente un point critique de la conception, dans la mesure où il influence directement les performances métrologiques de l’ensemble ASIC/détecteur. L’optimisation du rapport signal sur bruit (SNR) constitue ainsi une étape centrale de l’étude, d’autant qu’elle devra être menée en synergie avec l’optimisation de la vitesse de traitement et de la consommation. Ce travail de thèse vise donc à proposer, développer et valider des architectures de circuits d’amplification et de mise en forme, qu’elles soient dans la continuité ou en rupture avec l’état de l’art. Il convient de souligner que le circuit intégré devra être conçu et dessiné avec un niveau de robustesse suffisant pour permettre la réalisation de dispositifs de détection compacts, adaptés à un usage en environnement industriel.

Activité principale

• Etablir l’état de l’art des circuits d’amplification bas bruit

• Concevoir des blocs analogiques et numériques pour la détection de rayonnement ionisant

• Etudier l’impact de technologies CMOS très avancées (28 nm, 22 nm ou moins) sur les performances

• La première étape consistera à cibler les conceptions pour les détecteurs à semi-conducteurs (par exemple, SiC, diamant) avec une capacité de détection comprise entre 1 et 10 pF. La deuxième étape consistera à évaluer la pertinence des circuits pixellisés pour l'application prévue.

• Participer à l’élaboration des spécifications

• Participer à la conception et au développement de l’ASIC, mettre en oeuvre et vérifier les schémas de circuits par simulation

• Anticiper les effets de dérives de process pour garantir les rendements de fabrication

• Vérifier le fonctionnement du circuit intégré avec les contraintes d’utilisation en milieu industriel (température, CEM, tension d’alimentation…)

• Développer des modèles de type comportemental pour la vérification des circuits

• Contribuer à l'intégration et à la vérification de l’ASIC

• Communiquer au sein du groupe et avec les partenaires du projet

• Rédiger des documents détaillés sur la conception et participer à la définition du système d’acquisition nécessaire pour la caractérisation de l’ASIC.

• Présenter les résultats lors de conférences et les publier dans des revues

Savoir-faire technique demandé

• De solides connaissances et sens de créativité en conception de circuits microélectroniques, notamment les circuits analogiques bas bruit et basse consommation

• Maîtrise des outils de conception, de simulation, de dessin et de vérifications d’ASICs analogiques et numériques (environnement Cadence)

• Connaissance des règles de conception de circuits mixtes (Analogiques/Numériques)

• Une première expérience (stage, projet) en conception de circuits intégrés analogiques ou en conception de systèmes de tests, d’acquisition et de traitement serait un plus

Diplôme exigé :

Master-2, diplôme d’ingénieur en électronique ou équivalent, des connaissances en mesures physiques seraient un plus

Domaine de formation :

Électronique et instrumentation

Compétences linguistiques :

Anglais/compréhension orale et écrite

Lieu d'exercice :

Centre de Physique des Particules de Marseille (CPPM)

Date de début de thèse :

A partir de sept/oct 2025

Indemnité annuelle :

De 26 400 € à 28 000 € selon le profil

Personnes à contacter :

Mohsine Menouni : menouni@cppm.in2p3.fr