Développement et mise au point d’un banc de tests pour la caractérisation de circuits intégrés dans le cadre de l’expérience ATLAS du CERN

Stage numéro : Ingenieur-1920-EL-05
Laboratoire :Centre de Physique des Particules de Marseille Case 902
 163 avenue de Luminy - 13288 Marseille Cedex 9
Directeur :Cristinel Diaconu - 04.91.82.72.01 - diaconu@cppm.in2p3.fr
Correspondant :William Gillard - 04.91.82.72.67 - gillard@cppm.in2p3.fr
Groupe d'accueil :Electronique
Chef de groupe :Patrick Pangaud - 04.91.82.72.64 - pangaud@cppm.in2p3.fr
Responsable de stage :Frederic Hachon - 04 91 82 76 71 - hachon@cppm.in2p3.fr

Thématique : Electronique

ATLAS (« A Toroidal LHC ApparatuS») est une expérience de physique des particules installée auprès du LHC (« Large Hadron Collider ») au CERN (« Centre Européen pour la Recherche Nucléaire ») situé à Genève. Elle a été conçue pour tester de nouveaux modèles de physique, et rechercher les signatures de nouvelles particules, telles que le boson de Higgs découvert en 2012.

En prévision d’une jouvence complète du détecteur à pixel de l’expérience, une collaboration internationale, RD53 a été mise en place pour développer le prochain circuit de lecture associé au détecteur en technologie CMOS 65 nm. Le CPPM fait partie de cette collaboration et a en charge plusieurs cellules implantées dans le circuit global comme un ADC de type SAR permettant la numérisation des informations provenant de références de tension, dosimètres, et

capteurs de température. Il a également la responsabilité de la conception de mémoires tolérantes au SEU (« Single Event Upset ») et exerce une activité dans le groupe « Radiation Tolerance » puisque l’ASIC de lecture devra fonctionner dans un environnement très radioactif,supportant une dose totale de 500 Mrad (5 MGray) pendant 5 ans d’exploitation.

Activité principale :

Un circuit RD53A, premier prototype demi-échelle (1x2cm²) issu de cette collaboration est en cours de tests dans les différents instituts. L’ASIC final, RD53B (2x2cm²), est en cours de

finalisation pour une première fabrication prévue courant de l’hiver 2020. Actuellement un banc de test, BDAQ53, est utilisé au CPPM pour tester ces puces. Il comprend une carte Xilinx Kintex-7 (FPGA KC705) permettant d’assumer la communication avec la puce via un câble

DisplayPort à une vitesse de 1.28Gbit/s. L’activité principale du ou de la stagiaire sera en rapport avec la mise en place du banc pour caractériser en irradiation les cellules implémentées

dans la puce.

Le stage comprendra plusieurs étapes telles que :


- La prise en main du banc de test.


- La maitrise, le débogage des différentes fonctions du banc.


- L’adaptation des fonctions réalisées pour une utilisation des installations sous irradiations.

Connaissances requises :


- Bonnes bases en électronique


- Solides connaissances en conception FPGA en VHDL et programmation C++, Python.

Contact : CV + lettre de motivation avec la référence « ATLAS_TestElec_RD53 » à :

Frédéric HACHON, Ingénieur de Recherche CPPM

Tél : +33 4 91 82 76 71 email : hachon@cppm.in2p3.fr

Le stage de 6 mois sera conventionné et rémunéré.