Bancs de test et de caractérisation de circuits intégrés pour les futurs collisionneurs de particules

Stage numéro : Ingenieur-2021-AT-03
Laboratoire :Centre de Physique des Particules de Marseille Case 902
 163 avenue de Luminy - 13288 Marseille Cedex 9
Directeur :Cristinel Diaconu - 04.91.82.72.01 - diaconu@cppm.in2p3.fr
Correspondant :William Gillard - 04.91.82.72.67 - gillard@cppm.in2p3.fr
Groupe d'accueil :Atlas
Chef de groupe :Marlon Barbero - 04.91.82.76.58 - barbero@cppm.in2p3.fr
Responsable de stage :Frederic Hachon - 04 91 82 76 71 - hachon@cppm.in2p3.fr

Thématique : Electronique

Le Centre de Physique des Particules de Marseille (CPPM) participe à plusieurs projets visant à développer des circuits intégrés monolithiques pour les futurs collisionneurs de particules. Le CPPM travaille en collaboration avec plusieurs partenaires, en particulier avec le CERN (« Centre Européen pour la Recherche Nucléaire ») ainsi que l’Université de Bonn, le CEA et d’autres laboratoires CNRS. Cette année, avec nos partenaires, nous avons lancé en fabrication 3 circuits intégrés que nous souhaitons caractériser en 2021.

Les deux premiers circuits, baptisés ‘TJ_MONOPIX2’ et ‘LF_MONOPIX2’, sont conçus en technologie TJ 180 nm et LF 180 nm . Chacun de ces circuits est constitué d’une matrice de pixels capable de détecter les particules qui le traversent avec une précision spatiale inférieure à 200 ?m et une précision temporelle inférieure à 25 ns. Un troisième circuit est conçu en technologie TJ 65 nm et contient un ensemble d’oscillateurs en anneau formé de cellules numériques standards. La mesure de la fréquence d’oscillation permet de caractériser les performances de ces cellules en fonction de plusieurs paramètres :

la température, les conditions de polarisation et la dose en irradiation .

Activité principale :

Le/la stagiaire a pour mission de contribuer au développement des bancs de tests et de caractérisation des circuits.

Un banc est constitué de manière générale de :

• Un circuit intégré (ASIC) monté sur une carte fille

• Une carte mère qui intègre un FPGA et un micro-processeur

• Un PC contrôlant les cartes et instruments de mesures (oscilloscope, des multimètres, etc..)

Un programme en C++ ou Python pilote le microprocesseur pour gérer les sources

d’alimentation sur la carte mère, ainsi que le « slow control ». Ensuite, un firmware en VHDL est développé pour le FPGA qui commande l’ASIC en temps réel et récupère les résultats de la mesure. Les données sont stockées sur le PC et traitées par un software en Python ou autre. LabView est également envisagé pour piloter les appareils de mesures.

Le stage comportera plusieurs étapes :

• Prise en main du banc de test,

• Maîtrise, débogage des différentes fonctions du banc

• Tests de différents circuits intégrés

• Traitement de données et interprétation des résultats

Connaissances requises :

• Bonnes connaissances en électronique générale

• Bonnes connaissances en design FPGA en langage VHDL et avec Quartus

• Développements de logiciels en langage C++, Python, LabView

Contact : CV + lettre de motivation avec la référence « ATLAS_Test » à

Frédéric HACHON, Ingénieur de Recherche CPPM

Tél : 04 91 82 76 71 Mél: ha chon @cppm.in2p3.fr

Le stage de 6 mois sera conventionné et rémunéré.

Retrouvez nos offres de stages ingénieur/M2 en pdf sur

https://www.cppm.in2p3.fr/ hachon/stages_ingenieur_2021