Conception du circuit ASIC en technologie CMOS adapté au détecteur pixellisé de l’expérience BelleII

Stage numéro : Ingenieur-2324-EL-01
Laboratoire :Centre de Physique des Particules de Marseille Case 902
 163 avenue de Luminy - 13288 Marseille Cedex 9
Directeur :Cristinel Diaconu - 04.91.82.72.01 - diaconu@cppm.in2p3.fr
Correspondant :William Gillard - 04.91.82.72.67 - gillard@cppm.in2p3.fr
Groupe d'accueil :Electronique
Chef de groupe :Patrick Pangaud - 04.91.82.72.64 - pangaud@cppm.in2p3.fr
Responsable de stage :Frederic Hachon - 0491827671 - hachon@cppm.in2p3.fr

Thématique : Electronique

BelleII est un détecteur polyvalent du collisionneur SuperKEKB au Japon. Il a été conçu et construit afin de tester de nouveaux modèles de physique et rechercher les signatures de nouvelles particules. Le détecteur BelleII est un détecteur de particules qui mesure 7,5 m de long, 7 m de haut. Il est composé principalement d’un détecteur de vertex et d’un calorimètre. En augmentant la luminosité de l’accélérateur de particule SuperKEKB, le sous-ensemble Vertex de BelleII devra aussi évoluer et être mis à jour d’ici 2026.

Une collaboration internationale s’est ainsi structurée afin de réfléchir et concevoir cette jouvence du détecteur.

Au CPPM, un groupe d’une dizaine de physiciens, ingénieurs et techniciens est impliqué dans le projet BelleII et s’intéresse en particulier à l’évolution du détecteur de vertex (VXD), détecteur interne le plus proche du point d’interaction. Ce détecteur de traces (trajectographe) est destiné à suivre le passage des particules dès leur formation.

La brique élémentaire du trajectographe est un circuit intégré spécifique (ASIC) matriciel de plusieurs millions de transistors. Ce circuit opère comme un appareil photo à pixels, qui doit prendre une image de la détection des particules. Plusieurs contraintes de conception sont imposées sur l’électronique, comme la surface, la rapidité, la consommation et la précision. De plus, afin de fonctionner en toute autonomie, le circuit a besoin de fonctions générales, comme un « bandgap reference », un capteur de température, un buffer analogique et son ADC, des circuits numériques de décisions et mémoires, ou encore un système de distribution des alimentations ou polarisations des étages. Des étages d’entrée/sortie à hautes vitesses comme les standards LVDS ou CML seront aussi intégrés.

Activités principales

Dans un premier temps, le/la stagiaire doit mener une recherche bibliographique détaillée sur le circuit servant de référence au projet (TJ-MONOPIX2) ainsi que sur les détecteurs à pixels monolithiques et sur les fonctions générales. Ensuite, il lui sera proposé d’étudier et concevoir une des fonctions qui soit le mieux adaptée à l’application selon le cahier des charges fourni.

En fonction de l’avancement du projet, le/la stagiaire aidera l’équipe de conception à finaliser le circuit prototype OBELIX, pour une fabrication courant 2024.

• Etude bibliographique sur les architectures de la fonction.

• Conception, simulation sous Cadence

• Dessin des masques (Layout)

• Simulation post-layout

• Des tests sur d’anciens circuits sont à prévoir

Connaissances requises

• Bonnes connaissances en conception de CI en technologie CMOS

• Connaissance dans la manipulation d’instruments de mesure

Contact : CV + lettre de motivation avec la référence « Ingenieur-2324-EL-01 » à

Frédéric HACHON, Ingénieur de Recherche - Correspondant stages techniques du CPPM Tél : +33 4 91 82 76 71- Mél : hachon@cppm.in2p3.fr

Le stage de 6 mois sera conventionné et rémunéré.