| Laboratoire : | Centre de Physique des Particules de Marseille Case 902 |
| 163 avenue de Luminy - 13288 Marseille Cedex 9 | |
| Directeur : | Cristinel Diaconu - 04.91.82.72.01 - diaconu@cppm.in2p3.fr |
| Correspondant : | William Gillard - 04.91.82.72.67 - gillard@cppm.in2p3.fr |
| Groupe d'accueil : | Electronique |
| Chef de groupe : | Patrick Pangaud - 04.91.82.72.64 - pangaud@cppm.in2p3.fr |
| Responsable de stage : | Frederic Hachon - 04 91 82 76 71 - hachon@cppm.in2p3.fr |
Thématique : Electronique
Le Centre de Physique des Particules de Marseille, unité mixte CNRS/Aix-Marseille Université, est un des laboratoires de l’Institut National de Physique Nucléaire et de Physique des Particules (IN2P3), institut du CNRS qui regroupe les moyens de la physique des particules. Le CPPM travaille notamment pour l'expérience LHCb, installée sur le LHC, l’accélérateur de particules le plus puissant du monde, au CERN. Cette expérience s’intéresse à la différence entre matière et anti-matière ainsi qu’à l’extension du modèle standard de la physique.
Fort de l’expérience acquise lors de la conception et fabrication du système d’acquisition capable de traiter 30 Tb/s via 10 000 liens optiques à 5Gb/s en temps réel, le CPPM s’intéresse à la future génération qui vise un débit total de 200 Tb/s. Pour parvenir à cela, un prototype de carte d’acquisition doté d’un FPGA Altera Agilex 7 M-series a été mis au point par le CPPM. Cette carte est dotée d’une interface sérielle capables de transmettre jusqu’à 4x112Gb/s. Pour exploiter pleinement ce débit, les protocoles basés sur UDP sont souvent préférés.
Activité principale :
Le/la stagiaire rejoindra l’équipe de développement du CPPM. Sa mission sera de mettre en œuvre une preuve de concept d’une pile de protocole 400GbE complète. La brique élémentaire est concentrée dans le transceiver FPGA F-tile FHT doté d’une IP pour supporter la couche physique. En premier lieu, le ou la stagiaire devra mener une recherche bibliographique détaillée sur la spécification IEE 802.3bs.
Profil recherché :
Vous préparez un diplôme d’ingénieur dans le domaine de l’électronique, Systèmes Embarqués et/ou informatique. Les compétences suivantes seront appréciées, et une formation sur les outils utilisés sera fournie :
• Maîtrise du langage VHDL/Verilog pour la conception FPGA ;
• Connaissance de l'architecture des protocoles réseau (Ethernet, UDP) ;
• Familiarité avec les outils de synthèse et de simulation FPGA (Quartus Prime, ModelSim) ;
• Une expérience avec les transceivers série à haut débit (SerDes) est un plus.
• Conception logicielle, langage Python (Polars, Pytest), C++
Contact : CV + lettre de motivation par email avec la référence du stage.
Le stage de 6 mois sera conventionné et rémunéré.