| Laboratoire : | Centre de Physique des Particules de Marseille Case 902 |
| 163 avenue de Luminy - 13288 Marseille Cedex 9 | |
| Directeur : | Cristinel Diaconu - 04.91.82.72.01 - diaconu@cppm.in2p3.fr |
| Correspondant : | William Gillard - 04.91.82.72.67 - gillard@cppm.in2p3.fr |
| Groupe d'accueil : | Electronique |
| Chef de groupe : | Patrick Pangaud - 04.91.82.72.64 - pangaud@cppm.in2p3.fr |
| Responsable de stage : | Frédéric Hachon - 04 91 82 76 71 - hachon@cppm.in2p3.fr |
Thématique : Electronique
DEPHY est un projet de recherche et développement soutenu par l'institut IN2P3, qui vise à étudier les technologies nécessaires au développement de détecteurs à petits pixels pour les détecteurs de traces dans les futurs accélérateurs de particules et en particulier le FCC (Futur Circular Collider) au CERN. Parmi les objectifs, le projet se concentre sur la conception de circuits de lecture de pixels à haute résolution temporelle de l’ordre de quelques picosecondes, capables de fonctionner dans des environnements soumis à des rayonnements extrêmes.
Les difficultés sont diverses : Les applications en physique des particules génèrent un flux de données très important et exigent un fonctionnement des détecteurs dans un environnement sévèrement radioactif. La dernière production d’ASIC « Front-End » est tolérante à une dose totale (TID) de 500 Mrad (5 MGray) représentant 5 ans d’exploitation.
Pour les applications où le temps est un facteur critique, la technologie CMOS 28 nm présente un intérêt particulier. Un premier ASIC prototype a été conçu au CPPM avec cette technologie et est en cours de tests et de caractérisation. Cet ASIC comprend différents sous-circuits permettant d’une part de caractériser une matrice de 400 pixels (taille : 25×25 µm) et d’autre part de déterminer la tolérance de la technologie à la dose ionisante (TID) ainsi qu’aux effets des évènements singuliers (SEE).
Activité principale :
Les tests des ASIC’s aboutissent à la validation des architectures proposées auprès des collaborations en place où les résultats sont présentés. Un banc de tests polyvalent est déployé actuellement au CPPM permettant à la fois de caractériser la partie analogique des pixels (Amplificateur de charge (BW, bruit…)) et de tester en irradiation, sur sites dédiés, certaines parties du circuit. La carte principale se veut compacte et portable. Elle comprend une électronique embarquée de type BeagleBone (OS Linux), communicant avec un FPGA (Altera-Cyclone III - programmation VHDL). Ce dernier gère les signaux nécessaires au fonctionnement de l’ASIC en test (DUT). Le contrôle-commande s’effectue au niveau de la carte BeagleBone en C++. D’autres paramètres tels que, la consommation, la température, les niveaux d’alimentation, sont enregistrés via un bus I2C. Ces éléments sont indispensables pour s’assurer du bon fonctionnement du DUT.
Le stage de 6 mois devra comporter plusieurs étapes :
• Prise en main du banc de test.
• Maîtrise, débogage des différentes fonctions du banc.
• Amélioration et finalisation de l’ensemble
• Possibilité de proposer une interface utilisateur de type Qt Python.
Connaissances requises :
Le(la) candidat(e) devra posséder :
• des bonnes bases en électronique
• des solides connaissances en programmation VHDL, C++, Qt Python.
Contact :
CV + lettre de motivation avec la référence « Ingenieur-2627-EL-04 » à
Frédéric HACHON
Ingénieur de Recherche - Correspondant des stages techniques du CPPM
Tél : +33 4 91 82 76 71- Mél : hachon@cppm.in2p3.fr
Le stage de 6 mois sera conventionné et rémunéré.