| Laboratoire : | Centre de Physique des Particules de Marseille Case 902 |
| 163 avenue de Luminy - 13288 Marseille Cedex 9 | |
| Directeur : | Cristinel Diaconu - 04.91.82.72.01 - diaconu@cppm.in2p3.fr |
| Correspondant : | William Gillard - 04.91.82.72.67 - gillard@cppm.in2p3.fr |
| Groupe d'accueil : | Informatique |
| Chef de groupe : | Aurélia Secroun - 04.91.82.72.15 - secroun@cppm.in2p3.fr |
| Responsable de stage : | Frédéric Hachon - 04 91 82 76 71 - hachon@cppm.in2p3.fr |
Thématique : Electronique
Le CPPM travaille notamment sur l’expérience ATLAS basée au CERN à Genève. Cette collaboration internationale comprend 3 000 scientifiques issus de 174 instituts, représentant pas moins de 38 pays. Une de ses missions est notamment d’œuvrer pour l’horizon 2029 à une mise à niveau de l’électronique de lecture du calorimètre à argon liquide du détecteur ATLAS.
Une équipe d’Ingénieurs et physiciens du CPPM travaille sur la réalisation d’un tout nouveau système d’acquisition de données et de trigger appelé le processeur LASP. Ce projet consiste à développer une carte prototype au format ATCA à base de deux FPGA INTEL Agilex et un contrôleur MAX10 ainsi que d’une vingtaine de modules optiques. Cette carte calculera en temps réel les énergies déposées dans le calorimètre suite aux collisions dans le LHC. L’un des défis de cette carte est le fait qu’elle doive traiter une énorme quantité de données (500 Gb/s par FPGA), tout en calculant l’énergie en moins de 125 ns.
Activité principale :
Il s’agit de développer un firmware comportant l’implémentation d’un réseau de neurones en VHDL sur des FPGAs AGILEX. Ce firmware utilisera l’intelligence artificielle pour calculer les énergies déposées dans le calorimètre à partir de signaux transmis par ses capteurs. Les réseaux de neurones sont déjà développés en software par des informaticiens et des physiciens et des premières versions ont été portées sur le FPGA. Il s’agit maintenant de porter une nouvelle version en firmware VHDL de la façon la plus optimale possible. Ces réseaux nécessitant un grand nombre d’opérations mathématiques, il faut pouvoir les intégrer dans les FPGAs aux ressources limitées et réduire leur temps de calcul à moins de 125 ns. Il s’agit certes d’un défi pour les FPGAs, mais qui est réalisable. De plus, un framework Python de génération de code VHDL à partir du réseau TensorFlow devra être mis à jour en intégrant de nouvelles fonctionnalités.
Les développements et les activités proposés pourront concerner :
• La réalisation d’un firmware comportant un réseau de neurones
• La simulation de ce firmware sous Modelsim pour valider les fonctionnalités
• L’optimisation de l’implémentation sur FPGA pour réduire les ressources et la latence
• Le développement d’un framework python de génération de code VHDL
• La validation de ce firmware de test sur un kit de développement AGILEX et sur carte
Le ou la stagiaire sera accueilli(e) au sein du service informatique qui possède un savoir-faire étendu dans le développement de firmwares FPGA de dernière génération. L’étudiant(e) devra collaborer avec le service électronique qui réalise la carte L’étudiant(e) bénéficiera du matériel requis pour la réalisation complète du firmware et des tests. Des déplacements au CERN à Genève seront possibles pour présenter ses travaux et participer à des réunions de la collaboration.
Connaissances requises et appréciées :
• Développement de firmwares FPGA en VHDL avec Quartus et simulations Modelsim
• Bonnes bases en électronique numérique et en langage Python
• Anglais pour les présentations, la documentation technique et la rédaction de rapports
Contact :
CV + lettre de motivation avec la référence « Ingenieur-2627-IN-02 » à
Frédéric HACHON
Ingénieur de Recherche - Correspondant stages techniques du CPPM
Tél : +33 4 91 82 76 71- Mél : hachon@cppm.in2p3.fr
Le stage de 6 mois sera conventionné et rémunéré.